第22章 报告#

SailWind Router 允许您生成一系列报告，帮助分析设计的各种特性。使用这些报告可以查看设计统计数据、执行布线前分析，并检查最终组件的可测试性。

报告设计信息 设计报告 生成设计报告 生成布线前分析报告 可测试性 报告 创建可测试性 报告 测试点报告 创建 测试点报告 布线报告 创建布线报告 测试数据库完整性 创建 完整性测试报告

报告设计信息#

SailWind Router 为给定设计提供多种类型的报告。

SailWind Router 报告可从以下主要类别获取：

• 设计 提供与自动布线相关的设计元素信息，如网络数量、连接数、走线数、过孔数、未布线数量以及设计中已布线连接的百分比
• 布线前分析 提供可能阻碍自动布线的设计属性信息，如网格设置、布线状态被禁用的网络或具有防推挤状态的引脚对
• 可测试性 提供关于哪些网络不可访问及其原因的信息
• 测试点 提供设计中所有测试点的信息，如总数、位置、探针直径、测试点分配的对象和网络名称

大多数报告可通过文件菜单中的报告命令生成。

设计报告#

设计报告显示与自动布线相关的设计元素信息，如网络数量、连接数、走线数、过孔数、未布线数量以及设计中已布线连接的百分比。

报告 设计报告

SailWind Router 将此报告 DesignReport.txt 存储在 \SailWind Projects 中。要查看报告，请点击输出窗口状态选项卡中的报告文件链接 \SailWind Projects\DesignReport.txt。

设计报告的格式如下。更多信息请参考"生成设计报告"

设计报告格式

设计报告允许您详细检查设计的统计数据。

设计报告格式如下：

页眉

SailWind Router 版本 <版本号> 报告名称(设计统计) 设计：打开设计的文件名

计数

走线长度(设计单位)

设计总计：设计中所有走线的总长度 层：设计每层走线的总长度 网络：设计中每个网络的走线总长度

示例设计报告

设计报告包含帮助您分析设计的信息。

__________________________________________________________

计数
网络：	40
连接：	119
走线：	132
过孔：	29
未布线：	17
完成率：	85.7
		__________________________________________________________
走线长度(密尔)
设计
总计：	49599
层
顶层	22872
底层	26727
网络

$$$1906	1816
$$$1928	1795
$$$1951	1880
X	1880

生成设计报告#

设计报告提供与自动布线相关的设计元素信息，如网络数量、引脚对连接数、走线数、过孔数、未布线实例数量以及设计中已布线连接的百分比。

步骤

选择文件 > 报告 > 设计菜单项。

结果

SailWind Router 在 \SailWind Projects 文件夹中创建 DesignReport.txt 文件，并在输出窗口的状态选项卡中显示报告链接。点击链接查看报告。

相关主题

报告设计信息

生成布线前分析报告#

布线前分析报告提供可能阻碍自动布线的设计属性信息，如网格设置、布线状态被禁用的网络或具有防推挤状态的引脚对。

步骤

点击工具 > 布线前分析菜单项。

结果

任何错误或警告都会写入输出窗口的状态选项卡。

相关主题

报告设计信息

可测试性报告#

可测试性报告允许您评估设计的整体可测试性，并帮助定位可能没有可访问测试点的网络。

报告以两种方式提供测试点结果：

• 通过在不可访问网络末尾的数字，指示未添加测试点的原因（在每次布线通过后显示在输出窗口的状态选项卡中）。要使用此数字报告，请在选项对话框的测试点选项卡上选择生成测试点。
• 通过可测试性报告。此报告 TestabilityReport.txt 显示关于不可访问网络的信息。原因也会显示，以便您可以纠正问题。这增加了设计100%可访问的概率。此报告存储在 \SailWind Projects 中。要查看报告，请点击输出窗口状态选项卡中的报告文件链接 \SailWind Projects\TestabilityReport.txt。

更多信息请参考"创建可测试性报告"。

可测试性报告格式

可测试性报告使用预定义格式，允许您查看和分析与设计相关的测试点数据。

非探针过孔： 未连接到测试探针(测试器引脚)的过孔数量 网络：PCB上的网络总数，包括未连接的网络 带测试点的网络：PCB中连接到测试探针的网络总数。此数字与选择的PCB侧边无关。 无测试点的网络：PCB中未连接到测试探针的网络总数。此数字与选择的PCB侧边无关。在测试探针(测试器引脚)放置前，此数字等于PCB上的网络数量。 可访问网络：从指定板侧可被测试探针(钉针)访问的网络数量 部分测试网络：未完全布线且未满足网络指定最小测试点数量的网络数量 不可访问网络：从指定板侧无法被测试探针(钉针)访问的网络数量

表格 86 列出了不可访问的可能原因。

原因	解释
编号：	表格条目编号
网络名称：	不可访问的网络名称
引脚：	该网络上的组件引脚和过孔。组件引脚名称指定为：组件名称.组件引脚编号。过孔指定为过孔名称和位置。
原因：	不可访问网络上每个组件引脚不可访问的原因。不可访问的原因如下。
从对面侧可访问	组件引脚可从板的另一侧访问。在选项对话框的测试点选项卡中从板的另一侧探测。
SMD引脚	组件引脚是SMD引脚；因此，在测试点通过中无法测试。
被覆盖的引脚	组件引脚被另一个组件覆盖(隐藏)；因此，测试探针无法到达它。

原因	解释
焊盘太小	组件引脚或过孔的焊盘尺寸小于指定的最小焊盘或过孔尺寸；因此，可用测试探针无法测试此组件引脚。
	在选项对话框的测试点选项卡中更改最小焊盘探测尺寸。
不允许探测	过孔不能被探测。
	在选项对话框的测试点选项卡中选择探测过孔。
埋入式过孔	从底部(或探测时的顶部)不可访问的埋入式过孔不可访问。
超出板轮廓	板轮廓外的过孔和组件引脚不可访问。
探针到探针最小距离	即使满足其他可访问性要求，在指定的探针到探针间隙最小距离要求下的组件引脚或过孔也无法被探测。
探针到组件最小距离	即使满足其他可访问性要求，在指定的探针到组件间隙最小距离要求下的组件引脚或过孔也无法被探测。
探针到板最小距离	即使满足其他可访问性要求，在指定的探针到板间隙最小距离要求下的组件引脚或过孔也无法被探测。
组件测试点禁止区违规	与组件关联的禁止区中的组件引脚或过孔无法被探测。
板级测试点禁止区违规	在板级定义的禁止区中的组件引脚或过孔无法被探测。
钻孔尺寸大于焊盘尺寸	组件引脚或过孔的钻孔尺寸大于焊盘尺寸。焊盘无法被探测。
网络指定零钉针数计数	SailWind Layout中的DFT审计网络首选项指定网络有零个测试点。您也可以在网络属性对话框的测试点选项卡上设置此首选项。
工具孔	组件引脚是SailWind Layout中DFT审计首选项指定的工具孔。

	表86. 不可访问原因(续)
--	----------------------------------------------

测试点： 用于测试PCB两侧的测试探针总数。此数字与选择的PCB侧边无关，并提供顶部侧的探针数量和底部侧的探针数量。

钉针尺寸表： 在测试选择的PCB侧边时使用的钉针数量。此外，

示例可测试性报告

使用可测试性报告中的信息来审查设计的可测试性，并识别可能需要关注的区域。

报告 创建可测试性报告

HEADER Product (SailWind Router) Report Name (Test Point List) Design Name: 打开设计的名称

---

Test Points: 设计中测试点的总数

---

X: 每个测试点的X坐标 Y: 每个测试点的Y坐标 Side: 测试点分配的PCB面 Probe: 探针直径 Object: 测试点分配的元件引脚或过孔类型 Net Name: 测试点连接的网络名称

HEADER SailWind Router 版本 , 布线报告 设计: D:\design\demob1.pcb SUMMARY Number of passes: 自动布线器执行的遍数 Routed: 完全布线的连接数 Vias Total: 设计中过孔总数，后面括号中 (added) 显示添加(+)或移除(-)的过孔数 Trace Length Total: 设计中走线总长度，后面括号中 (increased) 显示增加(+)或减少(-)的长度 Test Points Total : 测试点总数，后面括号中 (added) 显示添加的测试点数 Total Time: 布线器花费的总时间 PASS DETAILS Pass: 遍数后跟遍名称， 括号中显示策略 选项卡上显示的名称 Pins Processed: 仅针对扇出遍。程序中尝试 扇出的引脚数。 包括成功和失败的 扇出。 Fanouts Created: 该遍中创建的扇出数。 Links Selected: 该遍中要布线的未布线数。该

数字由布线顺序或 选择决定。 Links Processed: 程序中尝试在该遍中布线 的未布线数。包括完成 和未完成的布线。 处理的未布线数多于 选择的未布线数，因为 布线时会考虑未被未布线 连接的引脚。例如，一个网络 由三个引脚(A,B和C)和两个 未布线(A到B和A到C)组成。布线器 会考虑B和C之间的未布线。因此， 布线报告列出两个选择的未布线 和三个处理的未布线。 Routed: 该遍中布线的未布线数。 Vias: 设计中过孔数，后面括号中 显示该遍中添加(+)或 移除(-)的过孔数 Trace Length: 设计中走线总长度，以密耳为单位， 后面括号中显示该遍中 增加(+)或减少(-)的总长度 Test Points: 设计中测试点总数， 后面括号中显示该遍中 添加(+)或移除(-)的测试点数 Accessible Nets: 设计中可访问网络总数， 后面括号中显示该遍中 变为可访问(+)或不可访问(-)的 网络数 Time: 布线器在该遍中花费的时间， 后面括号中显示布线 花费的总时间

SailWind Router 版本 v2004 SPac1, 布线报告 设计: \SailWind Projects\Samples\pwrdemoe.pcb#

Tue Nov 09 12:22:19 2002 自动布线 \SailWind Projects\Samples\pwrdemoe.pcb#

Number of Passes: 0 of 2 Routed: 102 Vias: 29(+29) Trace Length: 49599(+49599) Mils Test Points: 40(+0)

HEADING Product (SailWind Router) Report Name (Database Integrity Test Results) Design Name: 打开设计的名称 Errors: 错误描述

SailWind Router. 数据库完整性测试结果 <\SailWind Projects\Samples\bench98ulrouted.pcb> Trace of net AVDD placed on non routable layer Trace of net AVDD placed on non routable layer Trace of net AVDD placed on non routable layer Trace of net AVDD placed on non routable layer Trace of net AVDD placed on non routable layer Trace of net AVDD placed on non routable layer Trace of net AVDD placed on non routable layer Trace of net AVDD placed on non routable layer Trace of net AVDD placed on non routable layer